![]() |
![]() |
|
Регистрация | Магазин | Бан-лист | Справка | Пользователи | Календарь | Поиск | Сообщения за день | Все разделы прочитаны |
Делимся личным опытом Практические эксперименты домашних лабораторий, рекомендации |
![]() |
|
Опции темы | Опции просмотра |
#1
|
|||
|
|||
![]()
Есть на Вегалабе одна маленькая тема, которая лично для меня объяснила, почему современные микросхемы дельта-сигма ЦАП уступают хорошим параллельным. Вот ссылка http://www.vegalab.ru/forum/showthre...ро-sigma-delta
|
#2
|
||||
|
||||
![]()
Почитал тему. Есть над чем подумать относительно 1853 иже с ним. Остался вопрос. Где взять качественный, честный преобразователь в однобит на 2-150МГц? Нужен просто однобитный сигнал с 0.1-1мА на выходе, что с ним делать дальше, я придумаю.
|
#3
|
|||
|
|||
![]()
Похоже, что делать самим, например на ПЛИС.
Пока мне не попадалось аппаратов на SAA7350+TDA1547, интересно было бы послушать, может это то, что меня устроит. |
#4
|
||||
|
||||
![]()
Кстати, по ссылке есть еще ссылка на материалы AES. Скажу честно, результаты, полученные при прямом управлении однобитным сигналом не впечатлили. Очень высокий уровень гармоник у них получился. Странно это. Я надеялся увидеть более качественный результат.
Программировать ПЛИС - конечно, вариант. Кто готов взяться за такую работу? Но суммарно это большая отдельная тема и большое исследование. Для начала стоит посмотреть работу усилителей в классе D. Очень качественное управление в области низких и средних частот. Скажем, до 1кГц им сложно найти конкурентов, а выше этой частоты всё значительно хуже. |
#5
|
|||
|
|||
![]()
Добрый день
Я много лет занимаюсь ПЛИС и могу заняться вопросом реализации цифровой части DAC преобразования |
#6
|
||||
|
||||
![]()
MizantropSPbG
Идей собственно было три. 1. Ей уже лет 8 как. развязаться от входа путем буферизации входного потока. Тогда я этот вопрос активно прорабатывал и просматривал доступные варианты. Всё тормознулось при выборе памяти. Излагаю суть. Для пользовательских форматов разбег частот кварцев допускается в +-150ррм. В худшем случае на 74 минуты воспроизведения имеем 58741 отсчет разбега. Необходимо создать FIFO буфер, который заполняется по такту входного SP/DIF, а воспроизводится с частотой собственного кварца. Другой вариант - 4 половинных буфера (по 32К). После заполнения двух начитать воспроизводить через ЦАП, неспешно заполняя оставшиеся два. 2. Тоже искал, но не нашел таких реализаций. Использовать ВЧ ЦАПы, понижая разрядность входного потока с одновременным повышением частоты. Например использовать что-то типа AD1946(7), получая 1024 отсчета между двумя соседними исходной частоты дискретизации и, соответственно, частоту 200МГц. Внимательно с этой идеей не сидел. Есть вопросы, на которые стоит найти ответ прежде, чем браться за реализацию. В частности глитч, интермодуляция ЦАП, алгоритмы подмешивания шума и многое другое. Надо сидеть и прорабатывать еще на уровне идеи. Возможно, закрались ошибки в рассуждения. 3. Честно сформировать 1-битный сигнал из исходного, но для частоты 2.8?-10МГц, как в дельта-сигма ЦАП, далее преобразовать в 2 сигнала для трех состояний управляющих ключей: открыт 1, закрыты оба, открыт второй. На ключах попробовать реализовать: в лучшем случае непосредственное управление динамиком по полумостовой или мостовой схеме. В худшем случае - грамотно реализованный ФНЧ. Первую идею можно будет прикрутить к абсолютно любому ЦАП. Желающих развязаться от входного джиттера будет предостаточно. Вторую реализацию подробно не искал. Может, кто то и делал уже, либо доказал, что невозможно. Третья идея выглядит вполне реальной, ведь однобитные усилители появлялись в продаже за сумасшедшие деньги. Но тоже несколько месяцев исследований аналоговой части. |
#7
|
|||
|
|||
![]()
1. Сделать буферизацию входного потока дело тривиальное. Можно взять какой то совсем стабильный кварц (у связистов есть масса наработок любой степени точности). Однако ничего принципиально мы не улучшим IMHO конечно.
2. Вариант мне казался достаточно реалистичным. Купить хороший быстрый цап сейчас вполне реально. 3. Сделать однобитный цап наверное самое интересное. Как минимум потому что на данный момент это вполне себе уникальное устройство Пара общих слов применимых к любому проекту 1. Любой расклад требует передискредизации и чем выше будет частота тем лучше результат. Для этого потребуются математические алгоритмы обработки. Я могу их реализовать, подправить, промоделировать и т.п., но разработать "с нуля" вряд ли. У вас есть понимание кто может реализовать математику хотя бы в виде прикидок? Мне кажется основное проблемное место находится здесь. Любой вариант потребует математики в том или ином виде. 2. Подмешивание шума, интермодуляции ЦАП и т.п. можно решить на уровне выбора математических алгоритмов обработки. По опыту разработки могу сказать что в чипах для HiEnd телевизоров и подобных устройствах многие задачи решаются сильно простыми методами. Поднять все возможные протоколы взаимодействия много сложнее (конечно без учета аналоговой обвязки). По большому счету мы ничем особенно не ограниченны и можем (хотя бы теоретически) реализовать лучший алгоритм из возможных вариантов. Электроника идет вперед достаточно быстро и то, что пока аналогов на рынке нет, как правило означает, что аналоги в стадии разработки. 3. Я представляю себе, как минимум в черне, как построить процесс удаленного взаимодействия. Если начнем работу то удаленность вполне преодолимая проблема. В итоге, полагаю, интересно был бы взяться за разработку однобитника, а все возможные форматы цифры переводить к подходящему виду |
#8
|
||||
|
||||
![]()
По-порядку.
1. Входные интерфейсы. Всех возможных вариантов сегодня три: SP/DIF, USB, HDMI. С первым все понятно, второй требует реализации и в железе, и в драйверах для компа. Из всего слышанного (драйверов) нормально через USB работает только драйвер от Плойтек. Драйвер не бесплатный (70 баксов был, когда смотрел). HDMI - смотрел одним глазом недавно. Есть микросхемы, декодирующие поток на видео и аудио отдельно (тот же SP/DIF). Цена вопроса 5-7 баксов без доставки в Россию. 2. Буферизация. Необходима в любом случае, независимо от выбранного проекта. Сейчас работа идет исходя из предположения, что мы имеем референсный источник SP/DIF у которого отсутствует джиттер. Проблему уменьшения джиттера решают дополнительной линией синхронизации от источника к ЦАП или от ЦАП к источнику. Это дополнительные провода, не всегда наличествующие выходы/входы, которые ведут к разборке устройств и подпайке на плату. Буферизация решает эту проблему - мы воспроизводим независимо от источника, его нестабильности. Главное, чтобы источник выдавал информацию бит-в-бит. Даже если реализовывать проект с ВЧ ЦАП или однобитным ЦАП - проблема стабильности источника никуда не денется. 3. Алгоритмы. Сами по себе - не проблема. Можно как найти готовые, так и написать алгоритмы для дельта-сигма 4+ порядка. Надо отдавать себе отчет, что дальнейшая работа с модулированным сигналом не так то проста. Рекомендую посмотреть вот такую ссылку: http://www.vegalab.ru/forum/showthre...0%BB%D1%8F-DSD Первая ссылка оттуда на материалы AES. Полученные результаты мягко говоря не впечатляют. Есть ссылки и на различные реализации DSD усилителей. Параметры везде не самые лучшие. Хорошие ключи в данном случае - нетривиальная задача, другими словами большой исследовательский вопрос. Частоты на которых они должны работать - сотни мегагерц, а стабильность параметров должна быть идеальной и независимой ни от чего. Ориентироваться нужно на частоты включения/выключения от сотен мегагерц до единиц гигагерц. Нельзя заранее гарантировать положительный результат. Как Вы понимаете, в исследовательских целях отрицательный результат тоже результат, но хочется большего. Взаимодействовать удаленно не так сложно. В любом разе первый вопрос - буферизация. Нормальный честный буфер можно прикрутить к любому ЦАП любого производителя (как на плате в виде входа, так и в виде отдельного устройства). Дальше браться за дельта-сигму и ключи. Сидеть с ключами плотно в данный момент не получится, только урывками, параллельно с другими задачами. (Есть более практические текущие задачи, требующие решений.) |
#9
|
|||
|
|||
![]()
Ок. Согласен с Вами. Понимание проблемы у нас вполне одинаковое. Теоретически неразрешимых узких мест не видно. Я начну макет буфера
|
#10
|
||||
|
||||
![]()
Я, конечно, не специалист, но почему третий вариант не является частным случаем второго? Взять промышленный ЦАП, например, с базовой частотой около 1 ГГц и какой-либо доступной разрядностью, и подавать в него подготовленный контроллером цифровой поток, который на выходе даст однобитный сигнал. Другое дело, что у этих ЦАП обычно не шибко красивые характеристики, но... если такая схема прокатит, то получится безграничное поле для экспериментов с алгоритмами апсемплинга и просто внедрения всяких эффектов вроде лампового звука, накладываемых уже после апсемплинга.
Правда, есть у меня подозрение, что придется выбирать между качеством и частой ЦАП. |
#11
|
|||
|
|||
![]()
Преобразователь я набросал. Когда у меня появится железка с подходящим камнем попробую в натуре, но по идее все должно завестись без проблем.
Опишу в двух словах. Цель работы: пересадка spdif на максимально стабильный клок Основные узлы (понятно что лучше конечно схему но не дошли руки) Плата должна содержать три важных по смыслу части: fpga с обвязкой, синхронный тригер на выходе, образцовый генератор любой степени стабильности. Описание работы Приходящий, на плату, сигнал spdif считывается (fpga) с частотой ~100MHz. Укладывается в fifo глубиной порядка 20.000 отсчетов. На выходе платы стоит быстрый синхронный тригер (один\много). Для тактирования используется отдельно стоящий, высокостабильный генератор. На вход тригера данные поступают из fpga. Данные подготавливаются без преобразования частоты высокостабильного генератора средствами fpga. Таким образом определяющим факторами будут: скоростные характеристики регистра защелки (поскольку это отдельный корпус то достаточно просто найти подходящий камень), стабильность эталонного генератора (вплоть до атомных часов) Есть пара технологических моментов. Умете ли вы паять bga? В качестве элементарной базы предпочтительно использовать семейство Spartan6 (Xilinx) Конечно хочется камень максимально возможный по объему. Есть ли у вас какие либо пожелания? Какова желаемая многослойность (сложность) платы? Для отладки (без внешних каскадов) ничего особо не требуется, но хотелось бы понимать максимальный объем логики который может быть задействован в проекте |
#12
|
||||
|
||||
![]()
С пайкой BGA не связывались. Платы двухсторонние. Пожелания подумаю, сегодня отпишу.
|
#13
|
||||
|
||||
![]()
Я приложил вид полной предполагаемой схемы. По входу пока только SP/DIF. Но есть и другие форматы, которые тоже передаются по коаксиалу/оптике. Имеет ли смысл реализовывать их, не знаю.
Сигнал декодировать. В буфер. Входы/Выходы: Если это внешнее устройство, направленное на снижение джиттера, то должен быть выход SP/DIF, вход/выход мастерклока (SuperClock). Если в составе ЦАП, то необходим стандартный последовательный выход. Если делаем внутри еще и ЦАП, то дельта-сигма преобразователь и два выхода с задержкой включения/выключения. Посмотрел, как паять BGA. Не так просто, как хотелось бы. Сколько нужно (хотелось бы) слоев платы? Ближе чем в Новосибирске, у нас многослойных плат не делают. |
#14
|
|||
|
|||
![]()
нам из китая возят. ближе нормально сделать не могут. вообще говоря bga обычно умеют паять квалифицированные ремонтники сотовых.
по схеме я чуть позже подробнее напишу |
#15
|
|||
|
|||
![]()
Очень полезная тема от известного в интернет кругах человека http://www.audio-perfection.com/foru...ad.php?tid=462. Особенно заинтересовала меня идея FIRDAC.
|
#16
|
||||
|
||||
![]()
Только в январе 2018 года я убедился , что цифра и близко не стоит рядом с винилом по количеству и качеству воспроизведения исходной звуковой информации. И, в этом я вижу пока две принципиальные причины:
1. В процессе АЦП\ЦАП преобразования сохраняются только выборочные значения амплитуды звукового сигнала, следующие с периодом частоты дискретизации, а все изменения её (амплитуды) значений внутри периода похериваются. При этом, фазовые характеристики звукового сигнала, передаваемые косвенно в изменениях амплитуды, искажаются до неузнаваемости, и, особенно в области ВЧ. См. наши с Новиковым исследования:http://3vuk.ru/showthread.php?t=239 2. В процессе АЦП\ЦАП преобразования возникает также корреляция между отдельными звуками в фонограмме, т.е. изменение воспроизведения одного звука при появлении другого. Что вызывается неполным временным восстановлением коротких звуков, так что продолжительный звук дополняется остатками недовосстановленного короткого, хотя короткий звук уже закончился. Короче, в виниле звук развивается во времени и пространстве из точки, а в цифре он возникает сразу и "лепешкой" из под телёнка . Т.о. в цифре звук приобретает и цвет и запах. Вот уже полгода я провалился в разработки усилительного тракта, который бы без напряга мог показать эти эффекты. А, пока, на две недели скрываюсь на базе отдыха.
__________________
Студийный звук - для всех! |
#17
|
||||
|
||||
![]() Цитата:
__________________
Студийный звук - для всех! |
#18
|
|||
|
|||
![]()
Согласен с Львом Васильевичем, но с важной оговоркой. Описанные упрощения музыки я слышу на современных дельта-сигма ЦАПах. Даже FirDAC Назара (см. мое предыдущее сообщение) не лишен некоторого упрощения в сравнении даже с ЦАП на далеко не лучшем PCM63, несмотря на отсутствие в его звуке дефектов от усреднения нелинейности в мультибитных дельта-сигма. На AD1862 результат получается вообще отличный. Беда только в том, что серийные изделия не построишь на компонентах, давно снятых с производства.
Последний раз редактировалось antiluser; 15.08.2018 в 09:49. |
#19
|
||||
|
||||
![]() Цитата:
Надеюсь на продолжение совместных усилий по изучению возникающих проблем. Я ведь это всё заметил по сравнению с винилом, где главное - это корреляция звуков в выходном сигнале между собой при оцифровке. На виниле этого нет! Корректор должен быть супер линеен, без ОООС, однотактный, с большим динамическим диапазоном. Пока всё - отъезжаю на базу.
__________________
Студийный звук - для всех! |
#20
|
|||
|
|||
![]()
Удачного отдыха!
|
Powered by vBulletin® Version 3.7.3
Copyright ©2000 - 2023, Jelsoft Enterprises Ltd. Перевод: zCarot |